Intel a annoncé mercredi les nouvelles technologies de sécurité qui seront présentes dans le prochain processeur Xeon Scalable de 3e génération de la société, nommé «Ice Lake».

Intel a dit SecurityWeek qu’il vise à effectuer les expéditions de production initiales du premier produit Xeon Scalable à 10 nm à la fin de l’année.

La société affirme qu’Ice Lake inclura son environnement d’exécution de confiance SGX, ainsi que plusieurs nouvelles fonctionnalités pour le chiffrement de la mémoire, la résilience du micrologiciel et l’accélération des performances cryptographiques. Intel affirme que ces fonctionnalités devraient répondre aux préoccupations liées à l’intégrité et à la confidentialité des données.

«La protection des données est essentielle pour en extraire de la valeur, et avec les capacités de la prochaine plate-forme évolutive Xeon de 3e génération, nous aiderons nos clients à résoudre leurs problèmes de données les plus difficiles tout en améliorant la confidentialité et l’intégrité des données. Cela prolonge notre longue histoire de partenariat à travers l’écosystème pour stimuler les innovations en matière de sécurité », a déclaré Lisa Spelman, vice-présidente du groupe Data Platform Group et directrice générale du groupe Xeon and Memory chez Intel.

L’une des nouvelles fonctionnalités de sécurité introduites avec les processeurs Ice Lake est appelée Total Memory Encryption (TME), qui garantit que toute la mémoire accessible depuis le CPU est cryptée. Cela inclut les clés de chiffrement, les informations d’identification de l’utilisateur et d’autres informations sensibles sur le bus de mémoire externe.

La fonction utilise la norme AES XTS et la clé de cryptage est générée par un générateur de nombres aléatoires renforcé dans le processeur. TME, dit Intel, peut fournir une meilleure protection contre les attaques qui impliquent du matériel personnalisé ou la suppression des clés RAM.

Quant à l’accélération cryptographique, Intel affirme avoir introduit deux nouvelles innovations qui devraient aider à réduire l’impact sur les performances causé par une meilleure sécurité.

«Le premier est une technique pour assembler les opérations de deux algorithmes qui fonctionnent généralement en combinaison encore …

Voir la source de cette publication